• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > Cadence 16.3如何修改约束规则

Cadence 16.3如何修改约束规则

录入:edatop.com     点击:
cadence16.3版本不像cadence15.7版本一样通过setup/constraint命令设置标准的约束规则,这个在cadence16.3是如何设置的,找了半天也找不到

全部在CMGR里面,而且比15.5简单很多。

回复 anjing200707 的帖子
全部在CMGR里面,而且比15.5简单很多。

你说的CMGR是什么 ,我是新手,提的问题可能有点简单,请不要见笑,呵呵

set up  下的constraint 下的最后一项,constraint manager  ,里面的physical 和spacing就是线宽线间距的设置。

回复 anjing200707 的帖子
呵呵 多谢了哈

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:cadence 16.3中并行设计(design partition)在什么地方
下一篇:封转问题

PCB设计培训课程推荐详情>>

  网站地图