易迪拓培训,专注于微波、射频、天线设计工程师的培养

首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 那位大虾知道 net schedule topology DRC错误是什么原因啊

那位大虾知道 net schedule topology DRC错误是什么原因啊

录入：edatop.com 点击：

如题好像电气连接没有错误啊拓扑应该没问题啊（点对点）并且每一组总线就错一两个都是同一个拓扑要错都错啊

总之

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：Mechanical symbol 问题？
下一篇：allegro中如何做异形焊盘？

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目

频道总排行