• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 生成网表时出现的问题，求解？

生成网表时出现的问题，求解？

录入：edatop.com     点击：



#1 Error [ALG0032] Pin Number "0" found on Pin "+" of Package VDC, V1: FULLADD, FULLADD (7.60,1.00). Pin number should be greater than "0"      我用的orcad10.5的。出现错误的是右下角那部分电路

Pin Number "0" found on Pin "+" of Package VDC。把V1的Pin“+”的Pin Number改成大于0的整数。

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：请教大家allegro无法摆放元件的问题
下一篇：请问这种板端的双面金手指封装要怎么建立？

的是 我用 整数 延伸阅读：

PCB设计培训课程推荐详情>>

Cadence PCB设计培训教程3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目
频道总排行

  网站地图