• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > (已解决)<求助>candence 线宽和线距(大家平时是怎么设置的)

(已解决)<求助>candence 线宽和线距(大家平时是怎么设置的)

录入:edatop.com     点击:

时钟: 线宽 10mil,内部间距 5mil,外部间距30mil,要求差分布线,必需精确匹配差分对走线误差,允许在+20mil 以

我用的是16.2版本的,线距的设置是一个min和max,例子中的线宽,指的是什么呢?最小值吧,那么最大值怎么处理?内部间距和外部间距指的都是什么?
通常大家的default的最小间距和最大间距是多少?

很困惑!
高手帮忙解答一下

没处理过,可以找SDRAM、DDR布线规则等资料看看……

这个应该是分层面设定的吧,线宽的话应该是max=min=10Mils,线距的话应该是表层30MIls,内层5MIls;也可能是对本组线的间距为5Mils,对其他线的间距为30Mils

用差分线,建议你多找找约束管理器,方面的书看看,差分线的线宽,线距不是目的,目的是阻抗要为100,具体的线宽,线距和介质层厚度,铜厚,介质常数有关,si9000可以计算

回复 dw4736 的帖子
谢谢!我也感觉能学到本质上去,您能帮我推荐几本这方面的书吗?我自己感觉candence毕竟只是个工具,它是一种辅助,还多东西不是缜真的理解,就算是会用也是暂时的,可是刚开始入门,就是所有的东西,乱抓的!刚刚觉得有点入门,想好好学学布线的相关规则!

回复 dw4736 的帖子
谢谢!

问板子厂吧~算线宽线间距还是很麻烦的~光用SI9000也只是个大概~板厂使用的材料啥的~都会对你的需求值带来影响

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:菜鸟求助,请各位大大留步
下一篇:请问从.brd文件中导出的封装库为什么会没有焊盘?

PCB设计培训课程推荐详情>>

  网站地图