- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro关于阻抗控制，差分阻抗控制一些问题。
录入：edatop.com 点击：
大家好：
最近我有一个疑问需要请教大家，在做ddr3布线时，需要单端信号50ohm阻抗控制，差分信号100ohm阻抗控制，但是由于top层和bottom层是微带线，而内层是带状线，所以在切换层后如果保持一样的线宽与线距的话阻抗就会发生改变，这样就不能保证差分阻抗在100ohm了。这个时候我应该如何处理呢?我是要保证他们的间距与线宽不变的这个差走走线特点，还是要保持阻抗不变来进行调节走线的线宽与线距? 需要大家给一些意见。谢谢！
最近我有一个疑问需要请教大家，在做ddr3布线时，需要单端信号50ohm阻抗控制，差分信号100ohm阻抗控制，但是由于top层和bottom层是微带线，而内层是带状线，所以在切换层后如果保持一样的线宽与线距的话阻抗就会发生改变，这样就不能保证差分阻抗在100ohm了。这个时候我应该如何处理呢?我是要保证他们的间距与线宽不变的这个差走走线特点，还是要保持阻抗不变来进行调节走线的线宽与线距? 需要大家给一些意见。谢谢！
没有人啊
顶起来
分层设置，然后再ddr3颗粒处画个area区就好了。这个area 只给个限制线宽的就好了，你这种应该是ddr3颗粒的 ，所以只能分层设置， 外加area 俩个结合用。
我只想问是不是要保证阻抗一致就好，而不需要考虑到线宽和线距的变化?
是要保证阻抗 ，你可以按照你的阻抗去让工厂评估一下，工厂会给你一个线宽线距。
阻抗一致是一定的，但保持线宽不变最好。
你们不是先计算好阻抗叠构再走线 ?
你用polar大概模拟计算下，然后把需要管控的部分告知制板厂，让他们按照阻抗要求，进行管控
相同的阻抗在表层和内层的线宽/间距肯定会不一样。看看DDR3的布线要求，需要的是保持阻抗一致，而不是线宽/间距一致。
谢谢大家了。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：15.7与16.2共存的问题。
下一篇：手机PCB
