- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
请大虾帮忙解决一下Allegro16.2铺铜后出现的问题，在线等回复！急！
录入：edatop.com 点击：
Allegro16.2铺铜后出现图中的问题，整板用GND属性铺的动态铜，在中间出现的错误，铜皮突然多出了一小块，还有出现一条缝，在另外一层，铺了铜，但是看不到铜皮，不知道怎么解决?求大虾帮忙解决！
是表层吗?是不是有些元件自带了routing keep in 区域
是在表层，我打开了所有层的颜色，没有带routing keep in的器件，只有PCB板的外框才画了routing keep in的区域。
问题仍未解决，继续等待帮助！
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：求助：DRC Thru via to via keepout spacing
下一篇：紧急求助！ 不能画constraint area
