差分线画不出线

录入：edatop.com 点击：

各位大侠：
小弟刚学的，在设置完差分线约束后，往外画线发现根本画不出来，能拉出来也是单根的不是两根一起出。差分对也设置了，没有办法解决，请各位指点。谢谢！

这个怎么三言两语回答你呢?自己多点时间摸索喽. 肯定是你哪设得不对

右键有一个single……选项

拉线时点右键，去掉勾选single trace mode

还不行的话就进logic>>assign differential pair里，看上面的表框中有没有你拉线的差分网络、没有的话从下面的表框中添加进来、

好的谢谢果然是开着signal trace mode 可能我差分线间距设也有问题一个方向不能全布出来换到另外一面就可以不出来还有个问题是等长线我设置了，但是布出线时就是不等长把那个误差值改小了也不行请问是怎么回事?

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】