• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 关于Cadence模块化重用的问题

关于Cadence模块化重用的问题

录入:edatop.com     点击:
    算老生常谈的问题了,但还有一些还不是很确定的地方,想请教一下大家。比如说设计中包括6个一模一样的模块,对于这些重复的模块部分,我只想布一次线,其他的都同样。   
1、大家一般都用什么办法实现这个的?都是把那个模块单独拿出来,布线布好,生成reuse symbol,类似“封装成一个元件”后,再拿到上层设计中去使用?  大家都是这么做的么?还是还有其他的方法
2、如果像上面那么做的话,我看到说在那个模块的原理图设计里面不能有全局性的网络,比如说电源和地,都必须用Port端口来“对外”连接出来,是这样吗?
3、我用的是16.2版本,16.3及以上版本是不是针对这个需求提供了对应的新功能?
谢谢大家!

upup 有人解答一下么~

请教阿~~~ 谢谢!

16.3的增加了这样一个模块重用功能。
你可以参考这个文档来做。
http://www.graser.com.tw/graser_ ... llegro_V163_NEW.pdf

16.2就可以模块复用,首先要在原理图中模块复用,生成单独的模块原理图,在做一个单独的模块board,creat modul,再到你的主板里setup中设置modul路径,也就是你生成modul文件的路径,NETIN后PLACE中可以将模块调用出来!

学习……

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:求解:Warning
下一篇:奇怪问题Cadence,无法生成Allegro网表

PCB设计培训课程推荐详情>>

  网站地图