- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
SD卡布线要求
录入：edatop.com 点击：
现在在布块POWER PC的板子，有个SD卡。
以前布的SD卡地直接拉到FPGA，时序可以自己调整。
现在的SD卡是拉到power pc上的，别人给了个时序要求：
0<Tc-Td<8ns
6<Tc-Td<11ns (Tc时钟延时，Td数据延时)
如果取Td=1sn(6inch),那么Tc为5-7ns （30-40inch）
这样绕出来的线，老长老长的，请问这样的要求合理么?
先谢谢各位了！
以前布的SD卡地直接拉到FPGA，时序可以自己调整。
现在的SD卡是拉到power pc上的，别人给了个时序要求：
0<Tc-Td<8ns
6<Tc-Td<11ns (Tc时钟延时，Td数据延时)
如果取Td=1sn(6inch),那么Tc为5-7ns （30-40inch）
这样绕出来的线，老长老长的，请问这样的要求合理么?
先谢谢各位了！
顶一下
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：Allegro 16.5约束设置问题，请指导啊
下一篇：走线报错
