易迪拓培训,专注于微波、射频、天线设计工程师的培养

首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 求解差分线间距问题

求解差分线间距问题

录入：edatop.com 点击：

大家在走差分线的时候，间距是怎么控制的呢?
是不是除了满足阻抗要求外，还要满足之间的耦合要求，控制在3w以内呢?

没人解答啊，比如说我的线宽是5mil，那么考虑到耦合，3w之内耦合最好。是不是间距不要超过10mil呢?

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：生成gerber文件的设置问题！
下一篇：过孔的soldermask层也要比焊盘要大0.1mm吗

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目

频道总排行