• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 请教:如何能将原理图DE CIS中将FPGA的管脚连接信息导出,给Xilinx的ISE软件?

请教:如何能将原理图DE CIS中将FPGA的管脚连接信息导出,给Xilinx的ISE软件?

录入:edatop.com     点击:
如题,也不知道发到哪个版面合适,
哪位同学知道,帮忙回复一下。多谢!

我知道联系我 Q 170762386

顶!

试试这个

恩,试了一下很成功,也可以像2楼说的那样,
选中dsn文件,然后tool/expor fpga.
其实二位说的方法都对。
再次感谢 yuzengshu,感谢 刚好五个字。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:allegro另存PAD时无反应,请大家帮忙看看有没有遇到这种情况!
下一篇:负片花瓣孔无法显示问题求教

PCB设计培训课程推荐详情>>

  网站地图