- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
ALLEGRO输出网表问题
录入：edatop.com 点击：
FPGA画成分立的，其中一个分立模块如下图，DRC和输出网表都会出错，求高人解答
输出网表产生的错误如下（部分）
你应该把错误贴出来而不是贴一张图
一般Allegro要求器件的每个管脚名字都不能相同，所以试着把GND，NC之类的命名成GND1，2，3……
3楼的可以，也可以把GND的管脚属性换成Power
把gnd的属性设置为power即可！
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：菜单不能关闭
下一篇：铺铜后出现这样的情况
