- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro16.3 如何在焊盘上打VIL（盲孔）不显示DRC错误
录入：edatop.com 点击：
请教各位大虾,0.4mm BGA需要在焊盘上打盲孔，allegro16.3如何设置约束才能不显示VG错误，请各位大虾提示，
在线等~~~~
在线等~~~~
把设置改为0
请问这个设置从哪里调出来呢?
我一直都在 Setup->constrants->Same_net specing里面找问题
physical->set values
学习了
学习了！
Thank you very much
www.szxsjpcb.com qq:975835643
不對吧, 樓主問的是 16.3 , 回答的是V15.x 的Constraint 設定.
操作都不一樣.
應該是在 Constraints Manager 裡面 的 Analyize / Analysis Mode / SMD mode 去啟動允許 via on SMD pad 的設定
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：Allegro Design Entry CIS反向更新后，每个器件有两个不同的标号，怎么解决？
下一篇：改用SPB16.5后遇到的两个问题。不知道大家怎么解决的
