差分线走过孔就出错

录入：edatop.com 点击：

差分线走线在中间层，想打过孔到顶层，但是一大过孔就出错
提示 All Maximum Via Count
好像在差分线的约束设置里没有这个选项吧
求助~~~

有的，
你把allegro constraint manager打开，在NET下 /routing /Vias 里面有个Via count的设定。
你的Via最大数量超过了。

我现在只想保住你的大腿

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】