• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 关于约束规则设置的问题

关于约束规则设置的问题

录入:edatop.com     点击:
最近我通过论坛里DEA手册学习cadence,当我看到约束的时候有些问题还是不明白想请教一下:
1、在net下signal integrity 下的electrical properties内的CLK行下的frequency,是什么呢频率是信号频率还是什么频率
2、在net 下timing的switch/settle delay 是如何计算出来的
3、系统反射信号参数是如何计算的。

期待解答

今天敬请各位能帮我解答

怎么还没有人帮我解答呀

关键是这个问题很大,不是一句几句能解释明白的呵呵

要用這個功能 ,  必須要有 SI License .
有 SI License , 您還要懂 SI 才能用.

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:DXF导入ALLEGRO中的板框如何修改?
下一篇:2.4G信号不得已要从顶层换到底层,怎么办?

PCB设计培训课程推荐详情>>

  网站地图