电脑DDR为什么不是50欧？

这个不一定的吧，具体的匹配电阻不是要根据你板子的布线等因素决定的吗 ?
我也见过DDR3是22欧姆匹配电阻的主板

那就是说可以省略串接电阻咯?既然如此，那为什么大多设计还是有串接电阻呢?

如果在这么高速的信号条件下，你能保证信号的完整性，不用我想也可以。
或者还有别的情况，我也不太清楚，正好一起呼唤大神来解答吧

呼唤中！大牛们

我来顶下，期待回复。

这个我看书上遇到过 哈哈，源端串接电阻其实作用并不是阻抗控制，而是抑制远端的二次反射。正常假设如果接收端信号是3V，则源端发射的信号是1.5V，信号达到接收端，由于反射，使信号达到3V。但是反射的信号并不会消失，而是发射到源端。然后再反射。来来回回。直到电能转化为热能消耗为止。这时候线上的信号才完全消耗完，否则一直在来回反射。

所以加这个电阻的作用就是抑制二次反射。至于电阻的取值 可以计算得来。具体公式记不清楚，晚上回家查查工具书。   至于取33欧姆， 是因为33欧姆购买方便，并且近于计算值。所以大部分DDR都选用的是33

对呀，我的意思是说，intel的电脑主板。走线也是三十几欧。很奇怪。

/电脑主板的DDR 为什么不能是 330的电阻排呢?对于高速切换的信号，如果不加电阻 光是导线消耗的太慢， 因为 特性阻抗消耗的是上升沿那端信号， 阻抗消耗的才是信号稳态的 能量。 在信号稳态的时候，传输线的阻抗几乎接近于0 ；
呵呵， 从能量角度你去分析下特性阻抗 和阻抗的含义，估计你会有所了解。

再提一句，反射的信号是前向串扰 ，其长度为信号的时延，。
在实际中， ddr 的接收端其实接收到的是一个呈两个台阶的梯形的信号，javascript：void(0) 有些跑题了

7楼的了解高速信号的知识，不错

可能你有点误解了，我讲的是端接电阻起到的是“阻抗匹配”，也就是线路特性阻抗（Z0）和端接电阻（Zt）的匹配，当电路的特性阻抗和端接电阻匹配时，则信号反射最小，传输效率最高，也就是你说的抑制远端反射。
端接电阻的选配，就是要先计算传输线的特性阻抗，然后做相应的选择，并不是一个定值，而且还要要求PCB厂做“阻抗控制”，保证线路的特性阻抗和设计者的预期一致。

我認為源端串聯電阻就是實現阻抗匹配：
因為一般的IC輸出級阻抗比較小，但是輸入級阻抗比較大.
再就是一般的LAYOUT GUIDE中都強調一點：源端串聯電阻一定要盡量的放置靠近SOURCE端。
這意義就是說明，用這個串接電阻加上SOURCE端的輸出阻抗等於傳輸線的阻抗Z0。
既然輸出阻抗加上串阻＝Z0=SINK端的阻抗。那麼就沒有反射。

恩，看了你的留言。我这面错了。 昨天翻了一下端接的资料。  那个电阻 主要做就是阻抗匹配。 与源端内阻 组合成 特性阻抗来匹配传输线的特性阻抗从而控制反射。但我记得有本书中 说端接是抑制远端的二次反射，每次反射过电阻都会衰减，主要考虑第二次和第三次的反射，之后的反射由于能量太小而不用考虑。我再回去查查。
呵呵书读的不细，误导大家了抱歉

确实是阻抗匹配的原因，其实画板子SI很多方面都可以归结到阻抗匹配这一层

于博士的视频教程里提到过哦，那个叫“端接电阻”
参考http://wenku.baidu.com/view/76c01373f242336c1eb95eed.html