請問allegro網表方式有哪幾種

就在你上面那个对话框Other栏下，生成一个后缀.NET的文件就是了！

.NET網表那是給PADS用的
如果給ALLEGRO用的 除了產生pstchip pstxnet pstxprt這種 這種文件不能編輯
還可以產生別種嗎  最好可以編輯的

上面生成的.net网表也可以给Allegro用啊，在Allegro里File/import/Logic，然后也在Other栏下选择你刚生成的.Net网表的路径，再Import就行了啊！

有个ortelesis可以出，
不过记的把PART value改成与你的封装 device名字一样。

part value 還需要改成device name  那也太大費周章
快暈了
orcad網表給PADS 基本上都是能編輯的
怎麼ORCAD給ALLEGRO 就不能編輯
使用3個DAT網表給ALLEGRO 基本上是無法編輯的

1. 不用改 , 直接用orTelesis 輸出即可
2. 為何要編輯 Netlist 的內容? 難道您的電路圖是橫著來的? 如果連最基本的電路圖都不肯用心去畫而存這用改的方式來編輯. 我想我可以很負責任地說 , 我對貴公司的產品不敢相信

貴兄有所不知
因為本公司畫板使用的是PADS 並非ALLEGRO
小弟以前有上過ALLEGRO課程 不過學得霧裡看花  不知是老師太爛 還是我太笨
基本上只是研究 因為OTHTER產生給PADS的網表 是可以編輯的
只是拿來與PADS做比較而已
是想知道ALLEGRO有哪些 PADS所沒有的
西西
先聲明 工具沒好或壞  只是想多多學習

你要将Create netlist对话框里的Formatters下的框里面选择allegro.dll，若没有allegro.dll则选择telesis.dll，还有复制PCB Footprint 下面框的内容到Part Vlue下面，再生成网表就可以导进Allegro了。不过要记得File/import/Logic时也在Other栏下选择你刚生成的.Net网表的路径，再Import！

我會這樣的提出質疑 , 是因為我有遇到很多公司都是堅持在使用Other 方式輸出（台灣稱之為舊轉法).
我問這些人為何要如此, 因為新的 PCB Eeditor(新轉法) 方式可以帶很多資料過去, 且可以完整的雙向溝通為和不用? 而要用 Cadence 早已廢棄不用的格式?那些人的回答大致有這幾個
1. 這樣要改電路比較快.
2.RD 不想學新的.
3. 公司的零件庫有問題.
由netlist檔案來改電路 , 實際的電路圖根本不存在 , 改錯了誰負責?  RD 都非常懶且一般都還蠻不負責任的, 只想動動嘴就好了.
Layout 你改檔案內容 , 這個鍋您就背了吧！
零件庫有問題都不想修正 , 到時候大家就一起死吧！

首先先替那些豬頭台灣人替您道歉 有些人確實很豬頭
再者 為何使用OTHER的原因
因為你可以清楚從記事本中看出NET連了哪些
在PADS中 有Compare Eco功能 基本上 可以比較新舊電路圖的差異
ALLEGRO好像也有 不過要有Compare那隻程式
曾經有個設計  譬如 NET如下
Net 112039  C1.1 C2.2
Net 374983  R1.1
Net 309234  U1.1 C1.1
小弟三個DAT給ALLEGRO  他沒報錯
但PADS 指出 R1.1為單獨接腳 所以將刪除Net 374983
剛好這個Net是原理圖設計者忘記的地方
那麼這樣是否為差異的地方

老哥說的客氣了.
依我的觀點而言 , 電路圖軟體是不可能幫您確認設計是否正確. 不過有很多公司的老闆或主管都肖想要有這個功能.
因此您說的狀況是有可能存在的 , 但是相對的 Capture 也有對應的DRC/ERC 功能可以查到.
如果您的檢查設定不周詳, 當然有機會發生這樣的狀況.
但是換個角度來說 , 如果PADS系統可以任意的刪除您的資料 , 這不是也挺危險的. 如果沒有很仔細的去看 Log , 那.... 後果也是蠻讓人臉黑的.

我觉得，能不手工修改网表就尽量不去改，手工改容易出问题，这个和在PADS中乱删东西是一样的，最后只能给自己找麻烦，如果只是为了查找这样的悬空网络，在orcad的工程视图中，在find中键入*号搜索全部，有一个栏目是floating net，里面就是这些悬空的网络。

在各位的讨论中，学习了~多谢分享问题与答案。