• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 生成网表时出问题?

生成网表时出问题?

录入:edatop.com     点击:
新手,在用cadence16.3 生成网表时提示

这个错误,该怎么办啊,求解答啊?先谢谢了。

查看你的allgero文件夹里面的netlist.log文件,用记事本打开,照着提示修改就行了。直到没有任何error为止

库没有准备好,路径设置不对吧

这个库的路径是在哪设啊,是在

里面的source library里面改吗?还是我只要把我的库文件和原理图文件放在同一目录下呢?

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:ALLEGRO最新补丁
下一篇:自动布线时如何设置允许走线从焊盘尖角上走出来?

PCB设计培训课程推荐详情>>

  网站地图