allegro如何导出网表文件

录入：edatop.com 点击：

我想将一个PCB的文件导出网表。用Export导出logic和netlist w/properter导出的文件不行。
正确的方法是怎么样的呢?

我需要实现的目的是：
1、从一个PCB中导出网表和元件库
2、新建一个PCB然后将导出的网表再导入。

方法沒錯 , 您要看看是為何無法 net in .
一般都是發生在 Library 不齊全所導致.

我是直接从PCB里面导出的lib。而且根据他提示的信息我找到了这个元件封装。
我发现allegro生成的netlist与cadence生成的不一样。cadence生成的有三个文件，而allegro生成的就一个netlist.txt文件

你的旧PCB导的是第一方的网表，而你Export导出netlist w/properter是第三方网表，导入第三方网表需要封装的Device文件，你可以打开每一个元件封装保存一下该封装的Device文件，然后再用第三方网表导入新的PCB中。

这样，貌似解释得通。回去试试，谢谢了！

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】