- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
如何修改SHAPE与VIA或者pin间距？
录入：edatop.com 点击：
使用环境：allegro16.3
现象：先在规则设置中设置SHAPE和via安全距离为10mil，然后在内电层铺铜（静态铺铜），发现无论如何修改shape和via的数值，铺铜过程中始终报错，而且查看DRC错误，发现铺铜后实际距离为3mil。
问题：如何在铺铜之前修改铺铜和其它器件之间的铺铜距离?
谢谢！请高手赐教
现象：先在规则设置中设置SHAPE和via安全距离为10mil，然后在内电层铺铜（静态铺铜），发现无论如何修改shape和via的数值，铺铜过程中始终报错，而且查看DRC错误，发现铺铜后实际距离为3mil。
问题：如何在铺铜之前修改铺铜和其它器件之间的铺铜距离?
谢谢！请高手赐教
求高手解答，没人知道吗?不会吧。还是我描述的不清楚?
你确定在规则设置中设置SHAPE和via安全距离为10mi吗?最好你把你设置的规则截个图上来。
附图，求解答
同问，同问
你铺铜的时候先选择动态铜，结束后再把铜改为静态铜，还会出现DRC吗?因为你用的是静态铜，不会自动避让的，所以才报DRC吧，你可以试试。
你铺的 是静态铜? 静态铜不会自己 避开的。你换动态
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：ALLEGRO移動原點
下一篇：请教一个元件封装库的问题
