• 易迪拓培训,专注于微波、射频、天线设计工程师的培养

如何删除pin pair

录入:edatop.com     点击:
差分对的规则已设好,当添加误差时,就会出现如下图的情况,只有一个网络出现引脚对,如何删除该引脚对,谢谢!


直接右键PPR栏的net,Delete就好啦。

本末倒置 , 為何要刪除 Pin Pair ? 難道是你的 Constraint 值套錯了? 還是 Pin Pair 建錯了? 還是鴕鳥心態 , 眼不見為淨?
如是前面兩者 , 修正就是了. 若是後者.... 不敢想下去了

直接右键PPR栏的net,Delete是灰色的,不起作用啊。

根本就没设置 Pin Pair ,但加载误差后,有的线自动出了Pin Pair,非常奇怪。

可能是設置到 parpagation Delay  了. 才會引發出 pin pair .

Logic—Assign Differential Pair中找到你要去掉的差分对,再delete即可

其实你在建立pin pair的时候软件就已经提示你了,没有约束作用的PIN PAIR在你关闭约束管理器的时候就自动删除了,你看下你的pin pair是不是有什么约束规则作用于它,还有,通过sigxplorer建立的约束模板有时候会给网络带来多余的PIN PAIR,这个是个BUG

在sigxplorer中建立的约束模板和其同类型的模型就不一样,怪不得会自动产生PIN PAIR,有可能就是这个原因。再请教一下,如何将其约束模板改成和其它同类型一样的?

确实設置 propagation Delay  了,但为什么这个信号出现的PIN PAIR就乱,而别的就正常,难道是BUG?

最后怎么解决的呀?我也遇到一样的问题了!

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:怎样通过back annotation检查pcb layout是否与schematics一样?
下一篇:0.5mm pitchBGA 线宽 过孔

PCB设计培训课程推荐详情>>

  网站地图