怎样通过back annotation检查pcb layout是否与schematics一样？

检查是否一致用的是网表对比吧，back annotate在非同步的情况下是不能够执行的，切记，不要在pcb和原理图不同步的情况下重新对pcb的器件进行编号，这样，你的pcb即倒不进网表也没法把重编号的信息反标到原理图中。

谢谢小编

谢谢！

大侠还有个问题
试了网表对比（design compare），导入的netlist应该是什么格式呢?我试了导入3个dat文件都说不识别。
另外怎么同步pcb和原理图?是用back annotate吗，具体怎么操作呢?

为啥要通过修改PCB来同步原理图啊！这样容易出错，建议还是以修改原理图再更新到PCB，这样才能保证设计的正确性！
你把PCB放在原理图自动生成的文件夹下（在原理图的文件层面会有一个allegro的文件夹），按顺序打开原理图，PCB，再把PCB update一下，就可以进行同步了！不过好像不支持反标！

http://www.eda365.com/thread-6239-1-1.html
http://wenku.baidu.com/view/58ddae2bbd64783e09122b84.html
分别是第三方网表对比和第一方网表对比

看一看

不是想通过改PCB来同步原理图。是布完线之后想看看做完的PCB电路跟原来的原理图是不是一样，有没有连接错误..

那就肜原理图重新进行一次update，就可以了，这样是最安全的！

具体怎么操作啊?不太懂。
不好意思啊 刚接触这个软件

大侠 不好意思还有个问题
试了design compare，原理图那边的网表没问题，但是PCB这边，比如我还没开始布线，直接打开design compare后显示的xml文件里，已经含有所有的布线信息了。
貌似这份xml文件不是对应PCB本身的，怎样才能正确导出PCB的xml网表呢。
麻烦你了，多谢！

在原理图工具中打开tools---create netlst
勾选create or update.....
选择需要更新的PCB，输出PCB。就搞定了！

请问小编allegro的第三方网表是否支持back-annotation的功能?如果支持，操作是否与第一方网表一致?