shape的问题

录入：edatop.com 点击：

做了一个电解电容的封装,结果在出光绘时出错:shape boundary may not cross itself .问题是丝印层的shape有一个地方太小,出不了.
电解电容的封装图如下:

想请教一下: 在做package是如何检测这个shape是否有问题.
还有一个问题是,做hole时将规则焊盘的大小设为0, 出光绘是多了个直径为0的D码, 怎么处理?

做hole时将规则焊盘设为NULL, 就没这个问题了.呵呵
那个做package是如何检测丝印层shape是否有问题,有没有大虾支个招啊?

CM中有相关的选项，选off就ok。

楼上的,能详细点吗? 谢了

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】