- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
为什么allegro 同层的pin 连线有pl 错误 而在引脚上打via 后就没有了
录入：edatop.com 点击：
这是什么原因呢
没打via 有pl drc
在pin上打了via 后就没有pl drc 了
走线必须从pin的正中心出线
怎么从正中心出线呢 以前只要在脚上就能拉线了
小编，你这个问题解决了吗，我现在也是这种情况，很烦人啊，以前只要从焊盘拉一下就可以的，求指导
拉线的时候把右方Find里的选项都勾选上。
1.你要保证constraint manager里same net spacing 设置要正确，如图a中options栏位对应的值应为true;
2.菜单栏中Analyze->Analysis Modes->Same net spacing Mode->全打勾；
Physical Modes->Pad-pad direct connect->on;
你可以参照试试~
