- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
去耦电容放置在BGA pad的via上DRC检查如何设置不报错
录入：edatop.com 点击：
请问这样放置BGA的去耦电容，如何设置才能让DRC不报错?
没人帮忙吗?我现在报了一堆PV的问题:'(
DRC模式下设置中关闭相应DRC检测就行了
您的問題應該是 Via on Pad 的問題.
通常是不允許的. 如果要不想要有 DRC , 則兩個方式可處理.
1. 直接 Waive DRC , 或是下 No DRC 這個 properity , 不過不建議如此操作.
2. 在Constraint manager 中 , 在Analysis mode 裡面去把 SMD pin mode 功能設定出來使用.
谢谢你，procomm1722
为啥这么放啊?
BGA间距太小啊，没办法，还是尽量不要把via放pad上
你那三个pin是一个网络的，可以top层走线，然后用一个via，就可以给去耦留个位置了。
BGA深度太深，走TOP是没机会了，不知道你们做过没有，是freescale的i.MX53,比较难搞
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：请高手指点PCB editor中的坐标和长度尺寸什么关系 ？
下一篇：大家都习惯将allegro的各层设置成啥颜色呢？
