DDR2信号线长度的大小关系？

ddr2的速度好像是400-800多m吧，你用fr4的材质的话，信号线只要不相差大于十分之一波长也就是1cm左右基本不会影响。感觉这个已经很苛刻了。

谢谢你的热情回答，但是还不够满意！

“ddr2的速度好像是400-800多m吧，你用fr4的材质的话，信号线只要不相差大于十分之一波长也就是1cm左右”，请问小编是如何算出来的?

每组信号内可以按照他计算的，组间间距不能超过500mil，地址线要等长，每组控制线和数据线要等长。

长度尽量短，参考单个ddr2中的信号，dq\dqs\dqclk时钟差分对，这三组一般为等长大概的数量在23根左右。功能就是数据信号clk信号等。其他的如控制信号、地址信号等一般都比数据信号长1500mil以上。一般在21根左右。个数需要看ddr2的型号定。如果是多个的话数量也不定。

谢谢你们的热情回答

“ddr2的速度好像是400-800多m吧，你用fr4的材质的话，信号线只要不相差大于十分之一波长也就是1cm左右”，如何计算波长?

直接说路程与时间的关系。这个相信你学的比我好！

比如说，ddr2的频率是300MHz，介质常数为4，根据波长=c/(f*根号下的介质常数)，所以此时波长为3*10的八次方/（300*10的六次方*2），即为0.5m，所以布线之间长度相差只要不超过0.05m就可以，其他频率，你自己算算。

比如说，ddr2的频率是300MHz，介质常数为4，根据波长=c/(f*根号下的介质常数)，所以此时波长为3*10的八次方/（300*10的六次方*2），即为0.5m，所以布线之间长度相差只要不超过0.05m就可以，其他频率，你自己算算。

非常感谢！又弄明白一点

靠，这问题能独立于驱动芯片