• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 网表导入出错,好心人帮忙忙。

网表导入出错,好心人帮忙忙。

录入:edatop.com     点击:
PBGA620_29_0X29 ! 'DPW_M1201R-23021F' ; U42
                                       ^
ERROR: Device file was parsed, errors were detected. Run netin in syntax check~
        mode for detailed error report.

查看下u42芯片,这个封装是bga620管脚的。估计你原理图中管脚与封装不对应

同意二楼的,应该是U42的device file中管脚定义有问题,去检查下吧

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:allegro15.7中原理图出页符和port无法重命名
下一篇:如何删除没有网络定义的铜皮(急)

PCB设计培训课程推荐详情>>

  网站地图