• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > allegro15.7中原理图出页符和port无法重命名

allegro15.7中原理图出页符和port无法重命名

录入:edatop.com     点击:
这个事情是突然发生的,修改了原理图部分内容后,突然发现所有出页符和port的网络名都不能修改了,
一修改它就会自己生成一串数字。
这个时候即使重新放置这些符号再重命名也是不行了,但单纯的Netalias可以改。
1、试过重新打开软件,重启电脑均无效。
2、打开一个其它的正常的设计,怎么改都没问题。
3、出问题的这个图,昨天有一个备份,打开修改也没任何问题。
4、将出问题的图,修改过的地方都删除,问题依旧。
快被它搞疯了,设计没法进行下去了,着急,求解决办法或思路,感谢。
问题截图:

自己顶,好不容易从之前备份的一个版本改过来,结果又出现这个问题,郁闷中

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:自动保存
下一篇:网表导入出错,好心人帮忙忙。

PCB设计培训课程推荐详情>>

  网站地图