首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > allegro15.7 用design entry CIS 导网表错误

allegro15.7 用design entry CIS 导网表错误

录入：edatop.com 点击：

在原理图中修改某个元件的footprint后，在使用design entry CIS 格式导入网表发生错误，log里提示也看不出什么信息为什么

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】