• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 使用仿真界面设置拓扑约束时候遇到的问题。

使用仿真界面设置拓扑约束时候遇到的问题。

录入:edatop.com     点击:
求助,在设置拓扑约束时候遇到这种提示,请教下是什么原因,要怎么解决这个问题。




要上 SI , 相關的環境設置要先完成才能產出 Topology .
訊息已經告訴你要用先用 setup Advisor 設定環境.

非常感谢,可以了。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:各位一般把丝印字体设置成多少
下一篇:禁止铺铜和Soldet mask问题?

PCB设计培训课程推荐详情>>

  网站地图