- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro netin问题
录入：edatop.com 点击：
allegro中走线基本完成，原理图又做修改了，重新netin的时候之前画好的全部没咯，请问该如何netin才能保留之前的布局走线，import logic哪些选项中该具体选哪一个，谢谢?
你重新生成网表时，之前连的线都没了?这个很奇怪，没遇到过，import logic时，如果你你没有按页来布局（设置页属性）的话，都不选，默认就好，然后设置好路径就可以了。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：求助！cadence焊盘显示
下一篇：2片SDRAM的时钟要走差分吗？（求助）
