• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 装了个16.5，原理图导网表的时候出现错误，求助

装了个16.5，原理图导网表的时候出现错误，求助

录入：edatop.com     点击：
错误提示见图片，15.5的时候没有问题的，16.5不行了，哪位大虾帮下忙


方便把你的原理图贴上来吗?

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：输出光绘文件
下一篇：allegro 16.3 中怎样去掉mark 为read 属性？

大虾 不行了 便把 延伸阅读：

PCB设计培训课程推荐详情>>

Cadence PCB设计培训教程3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目
频道总排行

  网站地图