- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro16.3中，VIA孔如果在本层有线连接就会显示Dill的大小，如果没有连线不显示dill
录入：edatop.com 点击：
allegro16.3中，VIA孔如果在本层中有线连接就会显示Dill，如果没有连线则不显示dill。只有鼠标放到此via孔的时候才会把中间的孔显示出来，不知道什么原因，请问这个怎么设置才能都把dill显示出来！请指点，谢谢各位兄弟姐妹！
在SETUP--》勾选display hole
这个我都勾选了，如果里面不勾选的话 ，有连线的也不会显示了，现在是如果在本层有连线才显示，如果没连线就不显示。是这样的
求解决啊！自己顶一下！谢谢了先
奇怪的问题，没遇到过，围观下，呵呵。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：关于修改PCB封装的坐标原点后，再更新已画好的板子时，网络全变成未连接？
下一篇：Allegro 16.3出274格式Gerber负片显示有问题
