- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
转来一个问题,我也遇到了,请大神解释
录入:edatop.com 点击:
八层板,其中设置两个内电源层,分别是1.3和3.3V。各层的设置按EMI较优的安案:S1,G,S2,V1.3,G,S3,V3.3,S4。1.3V的电源只供CPU用,3。3V电源用于所有的外围芯片及CPU。
之前的一个方案是采用总线电源方式,不设单独的内层电源。这样对每一各芯片的供电可以单独进行滤波和去耦。现在采用内层电源后,在每个电源脚可以方便的经由一个过孔直接连到电源,并且去耦电容也可以更方便的靠近芯片的管脚。之前我为了给每个芯片的电源滤掉高频噪声,会在芯片电源接入之前加个磁珠,然后再到各个芯片管脚。现在的话,难道我要从电源层先经过一个磁珠再走线到各个引脚吗,这样的话,就又变的复杂了。特别是在CPU的电源部份。如果不加磁珠的话,这个问题就不存在了,不过,由于电源层比较大(3。3V,几乎整个板都用到),那各个芯片的噪声岂不是很容易耦合到电源层。
另外,对1。3V的电源,我是分了一个单独的电源层给它,但是,实际上只是在BGA封装的CPU底部才用到,如果太大,怕也有耦合噪声的问题,但是如果进行分割的话,(比如,分割的比CPU大一些)这样会不会导致不完整的参考平面问题。
这个问题困扰我很久了, 想知道大家在遇到多电源的板时是怎么设置的。请大家给我提些宝贵的意见,谢谢^_^
之前的一个方案是采用总线电源方式,不设单独的内层电源。这样对每一各芯片的供电可以单独进行滤波和去耦。现在采用内层电源后,在每个电源脚可以方便的经由一个过孔直接连到电源,并且去耦电容也可以更方便的靠近芯片的管脚。之前我为了给每个芯片的电源滤掉高频噪声,会在芯片电源接入之前加个磁珠,然后再到各个芯片管脚。现在的话,难道我要从电源层先经过一个磁珠再走线到各个引脚吗,这样的话,就又变的复杂了。特别是在CPU的电源部份。如果不加磁珠的话,这个问题就不存在了,不过,由于电源层比较大(3。3V,几乎整个板都用到),那各个芯片的噪声岂不是很容易耦合到电源层。
另外,对1。3V的电源,我是分了一个单独的电源层给它,但是,实际上只是在BGA封装的CPU底部才用到,如果太大,怕也有耦合噪声的问题,但是如果进行分割的话,(比如,分割的比CPU大一些)这样会不会导致不完整的参考平面问题。
这个问题困扰我很久了, 想知道大家在遇到多电源的板时是怎么设置的。请大家给我提些宝贵的意见,谢谢^_^
你的意思是不是假如不是电源平面,而是用线连起来这样就可以达到滤波的效果,假如是电源平面的话滤波效果会变差是吗?我也一直在纠结这个问题
我的帖子提到了好几个问题
1:同一幅值的电源分别给模拟和数字芯片供电时,加入磁珠进行隔离,那么隔离的芯片正下方是不是应该相应的做电源分割,这样分割后又会出现跨分割走线的问题,不分割的话,往往一个芯片的四周会分布好几个电源输入脚,如果只用一个磁珠隔离,这么多的电源输入引脚用走线的方式吗?芯片的下方的电源层还是没用磁珠隔离之前的电源?不知道怎么选择。
2:分割的电源层上下如果有其他不同类型的走线,应该会引入噪声。
还有啊,一般做模拟,是用什么软件模拟,新手积攒经验中,谢谢
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:关于shape edit boundary的问题,高手请进,感谢,,修不了铜皮的问题
下一篇:分割电源平面层遇到的问题