- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
pin pair无法建立,真头疼。
录入:edatop.com 点击:
是这样的,在DDR部分,两个芯片中间串了一个排阻,我排阻的X net已经建好了。可是我在约束管理器里面就是无法设置两个芯片之间的PIN pair关系。导致设置等长时不好设置。很头疼,目前还在研究当中,希望有遇到过得朋友指点一下。不胜感激啊!
是的。这样搞是不能建PIN PAIR的。
那xnet 不能创建PIN pair,怎么加规则呢,其实就用模型分析的方法就可以了,见
给个拓扑的图片出来才好分析。这个样子只有你自己明白你自己在说什么。别人都看不懂
我排阻的模型已经建好了的。不是只有建好模型才有Xnet,随后不就可以到约束管理器里面之间建PIN pair的吗?
哎,兄弟,我也想啊,可是这图片就搞不上去啊。
没有拓扑那就有很多问题了。你是DDR几?有几片?菊花链还是星型?
DDR2的,单片,你知道拓扑结构是指在SigXplorer里面设置的那个拓扑结构吗?
如果是单片。你都不用设置PIN PAIR了。只要设串阻的Xnet,再到SigXplorer设置拓扑就可以了。
是的,我就是想建好两个芯片之间的PIN pair关系后直接在约束管理器的relative propagation delay中直接选中我要选的线,然后直接输入个等厂值进去。
你在你PIN上設置PINUSE 試試應該就可以了 全部哦
对呀。那还有什么问题?
这个问题我能帮你解决,是因为你的芯片引脚不是双向的,我也是研究好久才搞出来的
改一下原理图封装里的引脚属性为双向就行了
看看于博士视频教程,里面有讲。
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:ALLEGRO中VIA列表不见了求助~
下一篇:Allegro 约束规则设置