- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
倒网表出错
录入：edatop.com 点击：
求救：网表从原理图可以导出，但是向PCB导入时，无法放置器件，路径已经设置好了，这是导入时的日志，哪位大虾帮忙看下 什么原因
光从你贴出来的图档，我看不出有什么错误显示的。你试试在ALLEGRO界面，quickplace导入symbol，看最下方命令窗口栏提示什么错误?
调入有错误 当然无法 放置器件。你看PET-EJ30X00，封装是不是 封装 PIN个数，与原理图的PIN个数，不匹配。谢谢！
小编不会看log?
两个error总该开出来了吧?
至于详情，小编的图没截到
PS:建议小编搞个电子词典自己翻译一下，这种问题自己不能解决的话以后工作很难展开
PET-EJ30X00首先这个封装名本身就有非法字符- 只能用_，再次这封装名好像有点长 其它的警告问题没显示
是这个问题，已解决，谢谢
已解决，谢谢。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：如何让走线保持在BGA焊盘的中线？
下一篇：布线中的补丁的作用。各位请进！
