- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro design entry CIS 16.3无法导出netlist
录入：edatop.com 点击：
现在需要用CIS 16.3导出.dat格式的网络表，提示有错误。
百思不得其解呀
百思不得其解呀
%CDSROOT%\tools\pcb\bin;%CDSROOT%\tools\Capture;%CDSROOT%\tools\bin;%CDSROOT%\tools\jre\bin;%CDSROOT%\tools\fet\bin;%CDSROOT%\tools\specctra\bin;%CDSROOT%\tools\libutil\bin;
把上面的代码复制到环境变量path的最前面就行了
no differences...............
我的是这个样子的，你看一下
PADS软件与ALLEGRO冲突啊，装了PADS就会这个样子
偶木有装PADS。
，那就不晓得呢
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：请管理员处理！
下一篇：一个建封装时不用改PIN Number的方法
