- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
DDR2走线布局需要注意什么？800M
录入：edatop.com 点击：
RT，请大写们发表下自己的看法
我也想知道，顶一下
一般官方的回答是：以前发过的帖子里有。
其实我也想知道。
顶一下，问题还没有解决呢
将ddr数据分成两组，数据组和地址组，然后组内走线等长就可以了。
那线的长度有没有控制呢?比如不能超过多少mil之类的?
还是没有高手出现
很好很详细，谢谢了
参考Intel的比较好
那你有没有这方面的资料呢?能不能上传下呢?
讲的不错的，谢谢分享！
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：SKILL路径问题
下一篇：请问allegro要如何建立这样的异性孔
