• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > allegro 过孔定义,查找多余的cline

allegro 过孔定义,查找多余的cline

录入:edatop.com     点击:
创建过孔 setup ->vias->auto define bbvia ->create bbvia->input pad name->generate
自动布线的过孔指定
Setup-> Constraints->Physical (lines/vias) rule set->Set Values->Via list property->Name
16.0:
setup -> constraints->Physical->all layers->via

清除多余的cline
Rout->Gloss->Parameters

或查找多余的cline
TOOLS->REPORTS->Dangling line Report
cline 连接线
line 边框线等

实用。

8错

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:Design Entry HDL不能用,什么原因呢?
下一篇:关于DDR数据线做等长的问题

PCB设计培训课程推荐详情>>

  网站地图