- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
项目设计布局工作总结
录入:edatop.com 点击:
项目设计布局工作总结
1) 确认工艺路线
2) 内存条布局考虑可插拔的操作空间
3) 如果BOTTOM面需要过波峰焊, BOTTOM面表贴器件的焊盘离通孔焊盘的空气间距要大于5毫米
4) 密间距器件尽量布局在同一面
5) 大于0805封装的陶瓷电容,位置尽量靠近传送边,且其轴向与传送方向平行
6) 对于需要机器自动分板的PCB,V-CUT线两边的器件禁布区≥1MM
7) 插拔器件或者板边连接器周围3MM尽量不能布局有表贴器件
8) 弯公/弯母压接器件:与压接器件同面,其周围3MM不得有高于3MM的元器件,周围1.5MM不得有任何焊接器件。其反面,距离压接孔中心周边距离2.5MM范围内不得有任何元器件
9) 直公/直母压接器件:压接器件周围1MM不得有任何元器件,其背面需要安装防护装置时,距离护边缘1MM范围内不得布局任何元器件。不安装护套时距离压接接孔中心周边距离2.5MM范围内不得布局任何元器件
10) 除了有定位需求的元件、局部过密的区域等特殊情况,所有的器件尽量放在25的格点上。
11) 器件摆放整齐,相同模块布局尽量做到一致(便于检查原理图的连接关系是否一致)
12) 插件,安装孔的两面附近的器件尽量远离
13) BULK电容靠近用电芯片的电源管脚的集中区域。
14) 确认芯片的滤波电容,BULK电容是否足够,位置是否正确。
15) 尽量选用C-L-C电路,布局符合C-L-C
16) 滤波电路(PLL,VRFF等)尽量靠近芯片的相关管脚,滤波电容挨着管脚放置。
17) 1210及以上封装的电感不能放在BOTTOM面,特殊情况需要确认。
18) 匹配电阻,隔直电容要确认靠近那个芯片。
19) BOB-Smith靠近相关器件放置,走线尽量粗(BOB-Smith电路,是一种端口端接方式,其目的是,进行端口阻抗匹配,从而使系统具有更稳定的电气性能,尤其是具有更好的电磁兼容性能)。
20) 上下拉电阻(该网络还有其他的连接)尽量放在走线中间, 如果放在走线末端的话,线头尽量短
21) 除了0603外,其他器件不允许丝印压丝印放置,间距至少0.5MM
22) 所有磁珠的边缘丝印不能重叠
23) BGA满足5MM(至少3MM)的禁布区。
24) 对于有扣板,要考虑扣板在主板上的操作空间。
25) 复位按钮位置需要确认。
26) 压接件,网口旁3MM正反面禁布大于0805的上片容。
27) STC3528/STC7343旁1.5MM侧边禁布0603的片容。
28) 确认不能放在BOTTOM面的元件(SC1210/SL1210/STC7343/STC6032等)
29) 不耐热器件(如电解电容)距离电源模块距离不小于2.5MM
看了,谢谢分享
Bob Smith电路的电阻要用多大的合适?
只能是75Ω?
最讨厌看文字了,有图有真想最好理解。还难忘记。
请问什么是 C-L-C电路
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:drill文件丢失一种规格的所有via的问题
下一篇:我的Allegro16.5找不到Artwork图标,找不到artwork control form对话框,是不是没...