- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
cadence spb16.6在画封装时为什么改不了图纸尺寸啊
录入：edatop.com 点击：
想画个元件封装，由于尺寸较小，想改一下图纸尺寸，居然改不了，有没有大侠可以帮帮啊?一点点改可以，不能一下子改那么小，得一点点改小。这是为什么啊！求大侠指点！
http://www.eda365.com/forum.php? ... C%D6%BD%B4%F3%D0%A1
http://www.eda365.com/forum.php? ... %BC%D6%BD%B4%F3%D0%
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：差分对 设置的线间距怎么总是被报小于spacing rule，出现DRC错误，这是怎么回事？
下一篇：请教各位 PCB制作时间
