• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 差分对 设置的线间距怎么总是被报小于spacing rule，出现DRC错误，这是怎么回事？

差分对 设置的线间距怎么总是被报小于spacing rule，出现DRC错误，这是怎么回事？

录入：edatop.com     点击：
差分对，设置线宽线距时，NET_PHYSICAL_TYPE
里面的DiffPair primary gap（8）小于默认的spacing rule set（10），
出现DRC 错误?差分对的constraint还需要设置其他地方吗?

设置是没有问题的，估计是你没有把规则应用到网络上

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：PCB 层压结构参考4
下一篇：cadence spb16.6在画封装时为什么改不了图纸尺寸啊

差分 还需要 其他地方 延伸阅读：

PCB设计培训课程推荐详情>>

Cadence PCB设计培训教程3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目
频道总排行

  网站地图