易迪拓培训,专注于微波、射频、天线设计工程师的培养

首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 从capure cis里导出design cache里的元件和图中的不一样

从capure cis里导出design cache里的元件和图中的不一样

录入：edatop.com 点击：

版本：16.6 dsn来自别人
从design cache里导出的元件的pin的排列顺序和图中的居然不一样，
不知如何导出图中实际所用的

居然无人解答，而且footprints的信息也丢失了

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：CADENCE 自娱自乐帖子…………
下一篇：请教设置class内nets之间间距的问题

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目

频道总排行