- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
网表无法生成的问题！急！急！急！
录入：edatop.com 点击：
大家好，碰到一个非常棘手的问题。
在原理图中，我添加了封装后，发现提示错误如下图所示。
但是我不知道为什么会出错，希望大家帮帮忙，指点指点。
先谢谢大家了。
在原理图中，我添加了封装后，发现提示错误如下图所示。
但是我不知道为什么会出错，希望大家帮帮忙，指点指点。
先谢谢大家了。
没有封装嘛
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：哪位大侠有16.x RF-pcb设计的详细教程分享一份？谢谢
下一篇：捕捉栅格
