• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 请教下大家,,一般晶振及时钟信号需要包地吗?

请教下大家,,一般晶振及时钟信号需要包地吗?

录入:edatop.com     点击:
请教下大家,,一般晶振及时钟信号需要包地吗?   以及外面输入的时钟信号需要包地吗?   大家讨论下共同学习哈。

包地是增强抗干扰能力,其他不懂,等大侠

一般要求好像是走线尽量短,还没见过包地的,除非整板覆铜

我们都要尽量包地

晶振一定要包地,时钟与其他信号保证3W的距离就可以了,当然也要看时钟的频率了

时钟的频率不高,,有的50MHz,,有的20MHz,,有的11.0592MHz,,,这几种是否都可以不包地呢,,,应该也没啥问题吧,,,

那四层板通常情况下顶层和底层需要整板铺铜不呢? , 谢谢

有的要包,有的不要包.

能包地的都尽量包地处理,对EMI、EMC都有好处(特别是时钟线在表层),与时钟频率没有多大关系(干扰都是基频的谐波,几次谐波上去频率一样很高哈)

整板敷铜?需要看你板子的空间是否足够,有空间尽量敷地铜,对电源、EMI、EMC都有好处

楼上正解,没有必须的,只有更好的,很多细节综合起来,你画的板子就可能比别人的牛X多了

有空间的前提下你还不包的话,人家一看就知道你理论知识不行。 如果空间有限的话,包不包又另当别论也

可以不包的,但尽量走到内层,走表层的话,会有EMC问题

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:求助,sigxplorer中add element
下一篇:禁止布线区域怎么删除呢?

PCB设计培训课程推荐详情>>

  网站地图