Cadence有待改进

下图是在Cadence 16.3版本的Orcad Capture中建原理图库画的Symbol,
虽不影响设计,但在美观及可视性有一些缺憾！
这么多年了,Cadence公司都未对此进行修正！
不知在16.5和16.5版本中有否修正?
期待Cadence公司有所作为！收购了,就要好好地呵护TA,完善TA,让TA更显魅力和光彩！
希望Cadence 软件的中国代理商把此问题反馈给Cadence的研发团队！

希望爱好和使用OrCAD Captuer的童鞋顶一下！
希望Cadence官方能听到我们的呼声！
在此谢谢顶帖！

你试下16.6 看有改进没

16.6在做symbol的时候可以直接移动PIN NAME 和PIN NUMBER，我记得16.3做symbol的时候是挪不动PIN NUMBER的，但是在原理图中修改part是可以调整的，不过有问题，比如一个电阻做成水平的，在原理图中调整了pin number位置之后，图中竖着的电阻的pin number会呈现水平排列。

在15.7下用没碰到过111的问题
222的问题同小编反应的一致
小编真是心细如发呀

有用过Protel/Altium软件的童鞋,在那里就不会有这样的情形！

好仔细啊

补充一张图片:
在原里图环境下,Symbol外框线TOP,Left.Bottom,Right方向PIN Number与外框线的距离一样;
而在LIB环境下,Symbol外框线TOP,Left,Right方向和Bottom方向PIN Number与外框线的距离不一样.

flash功能需改进:

小编很细心，顶一个.

用15.7的飘过

有些有修正，有些还是遗传了，比如flash什么的，我感觉最蛋疼的就是LIB环境和SCH环境格点好像不一样大，我做一个封装，名字，什么排的非常整齐，但是到了原理图就挤成一堆了。大概是原理图的4格对应LIB环境的5格左右。