- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > DRC错误提示，”package to package spacing “package-top constraint value。
DRC错误提示，”package to package spacing “package-top constraint value。
录入：edatop.com 点击：
DRC提示如下图：
请求帮助！
请求帮助！
2个place_bound_top碰一起了吧
就是，这个规则在哪设置?
为了省空间，故意放一起。
谢谢！
那就忽略这个DRC，display--waive DRCs--waive
place_bound_top有用才画 你没用 画什么
只能waive掉
直接把place_bound_top删掉就好了。
symbol的assembly框重叠了
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：谁推荐推荐江苏地区较正规的allegro培训机构？
下一篇：10层板叠构
