• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 顶层覆铜操作后,覆铜自行消失---急!

顶层覆铜操作后,覆铜自行消失---急!

录入:edatop.com     点击:
顶层覆铜操作后,覆铜自行消失;
但是消失的覆铜边框还在,即为boundary(在 dispay——color dialog——stack-up—— boundary选择下可看到),
并在tool--shap dynamic stat报告中,显示该boundary是State: No Etch      Point on shape: (42.0001 -1457.9999) Net: GND

重新更新下铜皮试试吧,不行就删掉重新铺上,不要一整块的铺,可以一小块的铺,最后在合并。

都试过了,删除重新铺上,结果一样;
分成2半覆铜,不能合并,一合并就消失,然后继续一样的问题;

把文件发上来让我们试试比较好说明问题假如可以的话

打开boundary,然后把那部分的全部删除,再重新铺,绝对可行

试过了!
重新覆铜后结果有两种:
第一种,就是上面说的,覆铜自动消失……;
第二种,覆铜没有消失,但整个覆铜有那么几个小块就像静态覆铜一样,直接覆盖连线和元件,然后一堆DRC错误。
不知道我是哪里弄的shap出现了问题,但是我在bottom、gnd和power层覆铜都没有问题的。
不知道是不是在连线或者VIA时,有什么操作导致shap在该层覆铜出现问题的…………
谁遇到过的,加QQ513029914

自己顶一下,让更多人关注一下!

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:DDR走线设置请教
下一篇:ALLEGRO如何删除BOARD GEOMETRY/DIMENSION的标注?

PCB设计培训课程推荐详情>>

  网站地图