- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
Allegro RF-PCB问题
录入：edatop.com 点击：
请教个问题：
我在用ALLEGRO画RF-PCB时，表层的50欧姆阻抗线参考第三层。在表层,50欧姆阻抗线上的PINS,VIA,和TRACE离表层铜箔的距离是阻抗线的一倍线宽。这个很容易做到。只要在约束里设置就OK.第二层要挖空，可以在第二层相应的阻抗线下画KEEPOUT就行。如果用这种画KEEPOUT的方法，第二层上的铜箔避让，很难和第一层一模一样。
我想问的是在ALLEGRO中有没有一种不需要画KEEPOUT的方法。能使第二层上的铜箔离阻抗线的距离和第一层一模一样。不知道ALLEGRO RF模块中有无这方面的设置。
谢谢！
我在用ALLEGRO画RF-PCB时，表层的50欧姆阻抗线参考第三层。在表层,50欧姆阻抗线上的PINS,VIA,和TRACE离表层铜箔的距离是阻抗线的一倍线宽。这个很容易做到。只要在约束里设置就OK.第二层要挖空，可以在第二层相应的阻抗线下画KEEPOUT就行。如果用这种画KEEPOUT的方法，第二层上的铜箔避让，很难和第一层一模一样。
我想问的是在ALLEGRO中有没有一种不需要画KEEPOUT的方法。能使第二层上的铜箔离阻抗线的距离和第一层一模一样。不知道ALLEGRO RF模块中有无这方面的设置。
谢谢！
我在YOUTUBE上见过BOARDCOM官方有一个ALLEGRO作RF部分的LAYOUT演示，是用SKILL实现的。
顶楼上，用skill可以，其实手动画，不一样也可以，差不多就行！
可以画anti etch
支持4楼
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：cadence 16.5 标注尺寸的问题
下一篇：菜鸟求助：allegro铺铜
