关于DDR3数据组的串联电阻的问题

串联的电阻加上驱动端内阻等于传输线阻抗，输出的信号为1/2，到远端后因为阻抗变为无穷大，信号两倍后为原数值。
从远端反射回来的信号到达传输线和串联电阻的分界面后，因为阻抗连续无反射信号了，所以不会有振铃现象，不晓得解释的对不对，欢迎拍砖。

对于你这种设计，建议不加串阻。
对于DDR2以后的存储电路设计，数据线加串阻的原因主要是用来对驱动芯片（即CPU，DSP，or FPGA）等芯片提供反向传输时的匹配策略，此种情况一般是驱动芯片内部没有OCD等功能的前提下。对于V6，一般情况下都带有终端匹配功能，因此，不需要；因为你外加的匹配方式永远都赶不上内部匹配（极端了点）。

如果你的V6由于较低端，没有配有匹配功能或不能保证数据线全配，那还是建议添加。对于加串阻，主要会改善整个系统的EMI情况，对过冲、下冲进行抑制。但对于高速信号会造成一定程度的上升沿变缓，这是它的劣势。而如果添加的话，必须放在颗粒端。

回帖赚积分啊

回帖赚积分啊

hhhh

其实不加更好，因颗粒端已有ODT（on die termination),信号不会反射；也减少布线的难度。

顺便赚积分而已

很不懂
听着一塌糊涂
高手如云啊

都在灌水呀！

8L正解  

学习

现在DQS DQ DM都有 ODT，应该不需要再端接了！